職位描述
該職位還未進(jìn)行加V認(rèn)證,請(qǐng)仔細(xì)了解后再進(jìn)行投遞!
崗位職責(zé): 1、根據(jù)系統(tǒng)需求,制定模塊設(shè)計(jì)方案,微架構(gòu),模塊RTL實(shí)現(xiàn) 2、搭建模塊仿真平臺(tái),完成仿真測(cè)試 3、參與數(shù)字前端設(shè)計(jì)流程,配合后端工程師完成時(shí)序收斂及所有流片前的規(guī)則檢查 4、持續(xù)提升設(shè)計(jì)質(zhì)量,包括面積,功耗,時(shí)序優(yōu)化 任職要求: 1、精通Verilog設(shè)計(jì)語(yǔ)言,熟悉芯片設(shè)計(jì)方法學(xué),精通低功耗設(shè)計(jì),可靠和可測(cè)性設(shè)計(jì) 2、熟悉主流EDA工具,理解邏輯綜合、Floorplan、布局布線、時(shí)序分析、功耗分析等 3、加分項(xiàng):有成功流片經(jīng)驗(yàn),系統(tǒng)架構(gòu) 4、加分項(xiàng):熟悉SystemVerilog/ UVM等驗(yàn)證知識(shí),熟悉C/C ,熟悉腳本語(yǔ)言
工作地點(diǎn)
地址:北京海淀區(qū)北京市海淀區(qū)軟件園4號(hào)路中科大洋大廈


職位發(fā)布者
朱女士/..HR
銳仕方達(dá)

-
請(qǐng)選擇
-
公司規(guī)模未知
-
公司性質(zhì)未知
-
北京市昌平